Мікропроцесорна техніка Якименко Ю.І.

Мета підручника - отримання студентами теоретичних знань та практичних навиків побудови і програмування мікропроцесорних систем керування, проектування інтерфейсів введення-виведення, спеціалізованих пристроїв на МП різних серій та мікро-ЕОМ. Підручник складено за матеріалами лекцій з дисциплін, пов’язаних з мікропроцесорною технікою та включених у навчальний процес Національного технічного університету України «Київський політехнічний інститут» і Національного технічного університету «Харківський політехнічний інститут»

У першому розділі розглянуто системи числення і кодування інформації. Особливу увагу приділено формам подання чисел у мікропроцесора! І

У другому розділі подано основні поняття та визначення мікропроцесорної техніки, класифікацію мікропроцесорів, принципи побудови мікропроцесорних систем, основи програмування мовою асемблер.

У третьому розділі розглянуто архітектуру і функціональні можливо і 8- і 16-розрядних мікропроцесорів, виконання команд за машинними тактами і циклами. Закінчується розділ прикладом побудови модуля центрального процесора.

У четвертому розділі йдеться про особливості архітектури 32- та 64-роз- І рядних мікропроцесорів: сегментну і сторінкову організацію пам’яті, за- [ хист за привілеями, перемикання задач тощо.

П’ятий розділ присвячено проектуванню системи пам’яті мікропроцесорних систем - модулів постійних та оперативних запам’ятовувальних пристроїв. Розглянуто принципи дії та структурні схеми основних типів кеш-пам’яті, стекову організацію пам’яті.

Шостий розділ розкриває питання побудови інтерфейсів пристроїв І введення-виведення. Розглянуто організацію каналу прямого доступу до пам’яті та систему переривань. Розділ закінчується прикладом розроблення мікропроцесорної системи керування.

У сьомому розділі розглянуто архітектуру і функціональні можливості однокристальних мікроконтролерів з CZSC-архітектурою, а у восьмому-з RISC-архітектурою.

Дев’ятий розділ присвячено сигнальним процесорам обробки даних у форматах із фіксованою та плавучою комою.

У десятому розділі наведено відомості про нейронні обчислювачі, основи побудови алгоритмів навчання нейронних мереж та апаратну реалізацію нейронних обчислювачів.